Trắc nghiệm Công nghệ 12 Điện Điện tử Kết nối tri thức Bài 21 dẫn dắt người học bước vào nền tảng cốt lõi của công nghệ máy tính và xử lí dữ liệu nhị phân. Mở đầu cho Chương 8: Điện tử số, bài học Bài 21: Tín hiệu số và các cổng logic cơ bản trình bày định nghĩa tín hiệu rời rạc, mức logic 0 ứng với mức điện áp thấp (0V) và mức 1 ứng với mức điện áp cao (5V), cùng các tham số tốc độ bit và khoảng bit. Thông qua hệ thống công nghệ lớp 12 kết nối tri thức, học sinh nắm vững kí hiệu, hàm logic và bảng chân lí của các cổng logic cơ bản gồm AND, OR, NOT, NAND và NOR. Bài học trang bị kĩ năng phân tích biểu thức đại số Boole, làm chủ các sơ đồ cổng tích hợp trong các IC số thông dụng họ 74LS.
Website giáo dục dethitracnghiem cung cấp kho đề thi số hóa toàn diện phục vụ năm học 2026–2027 với cấu trúc đề thi thông minh. Chuyên trang dành cho đề thi trắc nghiệm lớp 12 tạo môi trường học tập đa chiều giúp ôn thi dễ dàng, củng cố khả năng suy luận bảng trạng thái ngõ ra của các tổ hợp cổng logic phức tạp. Nền tảng duy trì việc cập nhật thường xuyên các dạng bài tập mới bám sát định hướng đánh giá năng lực tư duy số hóa của Bộ Giáo dục và Đào tạo. Học sinh an tâm thử sức nhờ quy trình chấm điểm nhanh gọn miễn phí, theo dõi phân tích phương án giải logic từng bước mạch lạc. Việc luyện tập Trắc nghiệm Công nghệ 12 Điện Điện tử Kết nối tri thức Bài 21 có đáp án và lời giải chi tiết sẽ tạo tiền đề vững chắc để học sinh tiếp thu các mạch số phức tạp tiếp theo.
Câu 1: Tín hiệu số là tín hiệu có đặc trưng cơ bản nào sau đây?
A. Biến thiên liên tục không ngừng theo thời gian.
B. Luôn có biên độ tỉ lệ thuận với tần số sóng.
C. Rời rạc về thời gian và có biên độ không đổi.
D. Chỉ truyền tải được qua sóng điện từ không gian.
Câu 2: Trong mạch logic chuẩn TTL, mức logic 1 thường được quy ước bởi mức điện áp:
A. Mức điện áp xấp xỉ bằng +5 V.
B. Mức điện áp xấp xỉ bằng 0 V.
C. Mức điện áp xấp xỉ bằng -5 V.
D. Mức điện áp xoay chiều 220 V.
Câu 3: Một đường truyền dữ liệu có tốc độ bit $R = 10\text{ Mbps}$. Khoảng bit $T_b$ của tín hiệu là:
A. $1{,}0\ \mu\text{s}$ khoảng thời gian.
B. $0{,}5\ \mu\text{s}$ khoảng thời gian.
C. $0{,}2\ \mu\text{s}$ khoảng thời gian.
D. $0{,}1\ \mu\text{s}$ khoảng thời gian.
Câu 4: Mạch thực hiện phép cộng logic của hai hay nhiều biến đầu vào là cổng:
A. Cổng logic NOT đảo pha.
B. Cổng logic OR tuyển chuẩn.
C. Cổng logic AND hội chuẩn.
D. Cổng logic NAND đảo hội.
Câu 5: Cổng logic nào có lối ra bằng 1 khi và chỉ khi TẤT CẢ các lối vào đều bằng 1?
A. Cổng logic chuẩn AND.
B. Cổng logic chuẩn OR.
C. Cổng logic chuẩn NOR.
D. Cổng logic chuẩn NOT.
Câu 6: Cổng NOT (cổng đảo) có bao nhiêu lối vào và bao nhiêu lối ra?
A. Có hai lối vào và một lối ra.
B. Có hai lối vào và hai lối ra.
C. Có một lối vào và một lối ra.
D. Có một lối vào và hai lối ra.
Câu 7: Cổng logic NOR được tạo thành từ sự kết hợp của hai cổng nào?
A. Cổng AND nối tiếp cổng NOT.
B. Cổng OR nối tiếp cổng NOT.
C. Cổng NOT nối tiếp cổng AND.
D. Cổng OR nối tiếp cổng AND.
Câu 8: Cho hai lối vào $X_1 = 1$ và $X_2 = 0$. Lối ra của cổng NAND sẽ nhận giá trị:
A. Mức logic 0 do có ngõ vào 0.
B. Mức xung dao động liên tục.
C. Mức trở kháng cao thả nổi.
D. Mức logic 1 theo bảng chân lí.
Câu 9: IC số 74LS08 tích hợp bao nhiêu cổng AND 2 lối vào bên trong?
A. Tích hợp 4 cổng AND.
B. Tích hợp 6 cổng AND.
C. Tích hợp 2 cổng AND.
D. Tích hợp 8 cổng AND.
Câu 10: Tên mã của vi mạch tích hợp chứa 6 cổng NOT (Hex Inverter) tiêu chuẩn là:
A. Vi mạch số 74LS00.
B. Vi mạch số 74LS32.
C. Vi mạch số 74LS04.
D. Vi mạch số 74LS02.
Câu 11: Cho biểu thức logic $Y = A \cdot B + \overline{C}$. Khi $A = 1, B = 0, C = 0$, giá trị của $Y$ là:
A. $Y = 0$ mức logic thấp.
B. $Y = 1$ mức logic cao.
C. $Y = -1$ mức phân cực.
D. $Y$ không xác định được.
Câu 12: Để thực hiện hàm logic $Y = \overline{A + B}$, người ta có thể sử dụng trực tiếp cổng:
A. Cổng logic AND hai cửa.
B. Cổng logic NAND hai cửa.
C. Cổng logic XOR hai cửa.
D. Cổng logic NOR hai cửa.
Câu 13: Khi nối hai lối vào của một cổng NAND 2 ngõ vào lại với nhau, mạch sẽ tương đương với:
A. Một cổng logic NOT.
B. Một cổng logic AND.
C. Một cổng logic OR.
D. Một cổng logic NOR.
Câu 14: Một cổng OR có 3 lối vào $A, B, C$. Lối ra $Y$ sẽ bằng 0 khi và chỉ khi:
A. Cả ba ngõ vào đều bằng 1.
B. Có ít nhất một ngõ vào bằng 0.
C. Cả ba ngõ vào đều bằng 0.
D. Có đúng hai ngõ vào bằng 1.
Câu 15: Theo định lí De Morgan, biểu thức $\overline{A \cdot B}$ tương đương với biểu thức nào?
A. $\overline{A} \cdot \overline{B}$ phép nhân.
B. $\overline{A} + \overline{B}$ phép cộng.
C. $A + B$ phép cộng biến.
D. $A \cdot B$ phép nhân biến.
Câu 16: Tốc độ truyền dữ liệu 1 Mbps tương ứng với khả năng truyền bao nhiêu bit trong 1 giây?
A. $10^3\text{ bit}$ trong một giây.
B. $10^4\text{ bit}$ trong một giây.
C. $10^5\text{ bit}$ trong một giây.
D. $10^6\text{ bit}$ trong một giây.
Câu 17: Ưu thế nổi bật nhất của tín hiệu số so với tín hiệu tương tự trong viễn thông là:
A. Khả năng chống nhiễu và bảo mật cao.
B. Cần ít năng lượng phát sóng ban đầu.
C. Không bao giờ bị suy hao trên dây.
D. Băng thông truyền luôn luôn bằng 0.
Câu 18: Cho bảng chân lí có lối ra $Y = 0$ khi cả hai ngõ vào đều bằng 1, và $Y = 1$ trong các trường hợp còn lại. Đây là cổng:
A. Cổng logic OR hai ngõ vào.
B. Cổng logic AND hai ngõ vào.
C. Cổng logic NAND hai ngõ vào.
D. Cổng logic NOR hai ngõ vào.
Câu 19: Để bảo vệ một thiết bị chỉ hoạt động khi cả hai cảm biến an toàn $S_1$ và $S_2$ cùng báo 1, ta dùng cổng:
A. Cổng logic NOT đảo mức.
B. Cổng logic AND liên kết.
C. Cổng logic OR lựa chọn.
D. Cổng logic NOR ngắt điện.
Câu 20: Vi mạch 74LS02 chứa 4 cổng logic nào sau đây?
A. Cổng logic AND hai lối vào.
B. Cổng logic OR hai lối vào.
C. Cổng logic NAND hai lối vào.
D. Cổng logic NOR hai lối vào.
Câu 21: Khoảng bit của một tín hiệu số là $T_b = 20\text{ ns}$. Tốc độ bit $R$ của tín hiệu này là:
A. 50 Mbps tốc độ truyền.
B. 20 Mbps tốc độ truyền.
C. 10 Mbps tốc độ truyền.
D. 5 Mbps tốc độ truyền.
Câu 22: Mạch logic gồm một cổng AND nhận hai biến $A, B$, ngõ ra nối vào cổng NOT cho hàm logic là:
A. $Y = A + B$ hàm logic.
B. $Y = A \cdot B$ hàm logic.
C. $Y = \overline{A \cdot B}$ hàm logic.
D. $Y = \overline{A + B}$ hàm logic.
Câu 23: Đại số logic (đại số Boole) sử dụng hệ đếm nào làm nền tảng tính toán cốt lõi?
A. Hệ cơ số 10 thập phân.
B. Hệ cơ số 2 nhị phân.
C. Hệ cơ số 8 bát phân.
D. Hệ cơ số 16 thập lục phân.
Câu 24: Khi đặt mức điện áp 0 V vào chân vào của cổng NOT chuẩn TTL, điện áp đo được ở lối ra là:
A. Xấp xỉ bằng 0 V mức thấp.
B. Xấp xỉ bằng 2,5 V mức giữa.
C. Xấp xỉ bằng -5 V cực âm.
D. Xấp xỉ bằng 5 V mức cao.
Câu 25: Cho hàm $Y = A \cdot (B + \overline{B})$. Biểu thức rút gọn tối giản của $Y$ là:
A. $Y = A$ biến đầu vào.
B. $Y = B$ biến đầu vào.
C. $Y = 1$ hằng số logic.
D. $Y = 0$ hằng số logic.
Câu 26: Một chuỗi xung số có chu kì xung là $T = 0{,}02\text{ ms}$. Tần số lặp lại của xung là:
A. 10 kHz tần số lặp.
B. 20 kHz tần số lặp.
C. 50 kHz tần số lặp.
D. 100 kHz tần số lặp.
Câu 27: Khi cổng logic OR có một lối vào được nối cố định lên mức logic 1, lối ra của cổng sẽ:
A. Phụ thuộc vào các lối vào còn lại.
B. Luôn giữ cố định ở mức logic 1.
C. Luôn giữ cố định ở mức logic 0.
D. Bị đảo pha liên tục theo chu kì.
Câu 28: Thiết bị số dùng để chuyển đổi các chữ số nhị phân thành mức điện áp tương ứng là:
A. Khối vi khuếch đại vi sai.
B. Mạch lọc thông dải tương tự.
C. Bộ đệm logic điều khiển cổng.
D. Biến áp xung cảm ứng điện môi.
Câu 29: Biểu thức logic của hàm $Y = \overline{\overline{A} + \overline{B}}$ sau khi áp dụng De Morgan rút gọn thành:
A. $Y = A \cdot B$ dạng tích.
B. $Y = A + B$ dạng tổng.
C. $Y = \overline{A} \cdot \overline{B}$ dạng tích.
D. $Y = \overline{A \cdot B}$ dạng phủ.
Câu 30: Trong thiết kế vi mạch số, việc ưu tiên sử dụng toàn bộ cổng NAND hoặc NOR nhằm:
A. Tăng điện áp cấp cho bo mạch.
B. Hạn chế sử dụng nguồn nuôi Vcc.
C. Giảm số lượng chân cắm ngoại vi.
D. Đồng nhất công nghệ và giảm giá thành.
